Die Kombination mehrerer dualer Signale kann eine Funktion, eine Verknüpfung, eine Grundfunktion darstellen.
Jede Funktion hat Eingänge und Ausgänge.
Durch Zusammenfassung von mehreren dualen Signalen können Symbole erzeugt werden.
Mann kann eine Verknüpfung mathematisch als Gleichung, als Schaltzeichen, als Wahrheitstabelle, mit einer Programmiersprache symbolisch oder durch eine zeitliche Messung der Eingangs- und Ausgangssignale darstellen.

Die Digitaltechnik bildet eine Problembeschreibung in Eingänge, Ausgänge und Verknüpfungen ab.
Diese Verknüpfungen werden mit Transistoren in einer Schaltung realisiert.
Der Einfachheit halber werden Abkürzungen eingesetzt: B, G, F, L, T
Jeder Eingang und Ausgang ist entweder '0' oder '1'.

entity und is port (
    X1,X2: in bit;
    Y: out bit);
end und;
architecture logic of und is
begin
    Y <= X1 and X2;
end

Schaltfunktionen

Ausgehend von der Mathematik wurden Symbole (^,v) für boolesche Funktionen eingeführt.
Diese Symbole waren leider zu Beginn der Datentechnik nicht bei dem darstellbaren ASCII Zeichensatz dabei.
Deshalb ist es immer noch schwierig diese Symbole in der elektronischen Datenverarbeitung darzustellen.
Programmiersprachen haben deshalb eigenen Notationen (+,·) mit Symbolen aus dem ASCII Zeichensatz entwickelt.

Schaltzeichen

Auch bei den Schaltzeichen gibt es unterschiedliche Zeichen. Es gibt einen IEC, einen ANSI und einen DIN Standard für Logikschaltzeichen.
Daneben wurden Programme zum zeichnen und simulieren von Schaltkreisen entwickelt. Das Programm LTSPICE, das in dieser Vorlesung verwendet wird benutzt Zeichen nach dem ANSI Standard. Mit einer Simulation mit LTSPICE kann die Funktion einer Digitalschaltung verifiziert werden.
Es gibt zwar die Möglichkeit in Programmen die vorhandenen Symbole zu ersetzen, in der Praxis erfordert dies jedoch zu viel Aufwand. Deshalb werden in dieser Vorlesung ANSI Symbole dargestellt. Der Vollständigkeit halber werden die anderen Darstellungsarten erwähnt.

Wahrheitstabelle

Die Wahrheitstabelle ist eine aufzählende Darstellung einer booleschen Verknüpfung.
Links stehen die Eingangssignale und rechts die Ausgangssignale.
Die möglichen Eingangskombinationen Z_n von n Signalen, die nur die 2 Zustände '1' und '0' haben können, ist:
Z_n = 2ⁿ. Deshalb gibt es genau 2ⁿ + 1 Zeilen inklusive Überschrift.
Um sicher zu stellen, dass man alle Eingangskombinationen aufzählt, werden die Zeilen systematisch gefüllt.
Man zählt im Dualsystem: 000, 001, 010, 011, 100, .. genauso, wie im Dezimalsystem.
Betrachtet man die Spalten der Eingangssignale hat die rechte Spalte eine Sequenz von 0,1,0,1,...
Die nächste Spalte links davon hat die Sequenz: 0,0,1,1,0,0,1,1,..
Würde man dies in einem zeitlichen Ablauf betrachten, hätte die zweite Spalte die halbe Frequenz der ersten Spalte.

VHDL

Boolesche Verknüpfungen können auch textuell dargestellt werden.
Die Hardware Description Languages (HDL) sehen aus, wie normale Programmiersprachen.
Es gibt statt Variablen Signale und Übergabeparameter werden als Signale mit dem Typ bit oder std_logic versehen.
Zuweisungen '=' können als Verbindungen '<=' dargestellt werden.
Da HDLs sehr alt sind, ist die textuelle Beschreibung etwas aufwendiger, als bei modernen Programmiersprachen.
Es gibt auch noch höhere Beschreibungsmittel für digitale Systeme z. B. SystemC, Matlab, Labview.
Für VHDL gibt es eine ähnliche Entwicklungsumgebung, wie für andere Programmiersprachen.
In VHDL werden im Praktikum Logikfunktionen und ein einfacher Zustandsautomat realisiert.

entity NAND is port (
    X1,X2: in bit;
    Y: out bit);
end NAND;
architecture logic of NAND is
begin
    Y <= NOT(X1 and X2);
end

Diese Grundfunktionen finden sich in Formelsammlungen wieder oder werden auswendig gelernt.
Die Namen entsprechen der erwartenden Funktion (sprechende Namen).
UND: Nur wenn Eingang X1 und Eingang X2 '1' sind ergibt sich am Ausgang eine '1'.
ODER: Immer wenn Eingang X1 oder Eingang X2 '1' ist ergibt sich am Ausgang eine '1'.

Das vorgestellte N steht für not oder nicht. Das Ausgangssignal der UND oder ODER Funktion wird invertiert.

Nach dem Entwurf einer digitalen Schaltung wird das Verhalten simuliert und mit der Wahrheitstabelle verglichen. Dazu legt man nacheinander die Pegelkombinationen der Wahrheitstabelle an.
Bei der zeitlichen Simulation sieht man in Blau und Grün die Eingangssignale und in Rot das Ausgangssignal.
Zu einem Zeitpunkt wird eine Zeile der Wahrheitstabelle abgebildet und gemessen.
Zu Anfang liegt 00 am Eingang und der Ausgang ist auch 0.
Danach folgen die restlichen Zeilen der Wahrheitstabelle.
Nach erfolgreicher Simulation wird die Schaltung aufgebaut und das korrekte Verhalten mit dem Oszilloskop gemessen.

Submit