Elektronik 3

17 Serien-Parallel Wandler

Prof. Dr.

Jörg Vollrath

16 Zustandstabellen

pdf Vorlesung

Mitschrift der Vorlesung

Video der 17. Vorlesung (1.12.2021)

Länge: 1:11:00

0:00:00 Willkommen

0:0:10 Seriell-Parallelwandler

0:01:09 Schieberegister

0:03:34 Simulation

0:04:42 Asynchronous CLR

0:09:08 Setup und Hold Zeiten

0:15:03 Setup Zeit zwischen FlipFlops

0:17:13 Hold Zeiten

0:20:23 Zustandstabelle des Schieberegisters

0:21:03 Überschrift Spalten

0:22:00 Anzahl Zeilen

0:22:18 Was fehlt? Das CLR

0:23:58 Diskussion Anzahl der Zeilen

0:27:52 Erstellung einer Zeile

0:28:38 Mehrere Wahrheitstabellen

0:29:43 Kompakte Wahrheitstabelle

0:31:08 Kompakteste wahrheitstabelle

0:32:22 Schieben Multiplikation oder Division mit 2

0:34:24 LFSR Schieberegister

0:37:20 LTSPICE Simulation

0:42:27 Pseudozufallszahlensequenz

0:44:44 Bus Definition

0:47:36 Serielle Übertragungsprotokolle

0:51:20 Diskussion serielle Schnittstelle, Datenauge

0:57:03 OSI Schichtenmodell

0:59:58 Schicht 1:UART

1:06:08 Baud rate

Rückblick und Heute

Rückblick:

Zustandsdiagramme
Modulo 5 Zähler
Spezifikation: Symbol, Zeitverhalten
Zustandsdiagramm, Zustandstabelle, Minimalform
VHDL Beschreibung und Test
Schaltplan, LTSPICE und Test
Ampelsteuerung, MP3 player

Lesen:

Schieberegister

Anwendung:

Multiplikation: 2
Parallel seriell Wandler (USB, LAN, UART)
Test

Schieberegister.asc

Version 4
SHEET 1 908 680
WIRE 144 96 112 96
WIRE 320 96 288 96
WIRE 512 96 480 96
WIRE -16 144 -80 144
WIRE 112 144 112 96
WIRE 112 144 96 144
WIRE 160 144 112 144
WIRE 288 144 288 96
WIRE 288 144 272 144
WIRE 336 144 288 144
WIRE 480 144 448 144
WIRE 480 144 480 96
WIRE 528 144 480 144
WIRE 720 144 640 144
WIRE -16 176 -48 176
WIRE 160 176 128 176
WIRE 336 176 304 176
WIRE 528 176 496 176
WIRE -16 208 -32 208
WIRE 160 208 144 208
WIRE 336 208 320 208
WIRE 528 208 512 208
WIRE -48 240 -48 176
WIRE -48 240 -144 240
WIRE -48 256 -48 240
WIRE 128 256 128 176
WIRE 128 256 -48 256
WIRE 304 256 304 176
WIRE 304 256 128 256
WIRE 496 256 496 176
WIRE 496 256 304 256
WIRE -32 288 -32 208
WIRE -32 288 -144 288
WIRE 144 288 144 208
WIRE 144 288 -32 288
WIRE 320 288 320 208
WIRE 320 288 144 288
WIRE 512 288 512 208
WIRE 512 288 320 288
FLAG -80 144 D
IOPIN -80 144 In
FLAG -144 240 CLK
IOPIN -144 240 In
FLAG -144 288 CLR
IOPIN -144 288 In
FLAG 144 96 D1
FLAG 320 96 D2
FLAG 512 96 D3
FLAG 720 144 D4
SYMBOL DFF 32 176 R0
SYMATTR InstName X1
SYMBOL DFF 208 176 R0
SYMATTR InstName X2
SYMBOL DFF 384 176 R0
SYMATTR InstName X3
SYMBOL DFF 576 176 R0
SYMATTR InstName X4
TEXT -128 24 Left 2 !V1 CLK 0 PULSE(0 1 0 1n 1n 99n 200n)\nV2 D 0 PWL(0 0 550n 0 560n 1 650n 1 660n 0 950n 0 960n 1 1150n 1 1160n 0 )
TEXT 664 176 Left 2 !.global VDD
TEXT 528 256 Left 2 !.PARAM CDL=1f
TEXT 528 288 Left 2 !.include cmosedu_Models.txt
TEXT 664 208 Left 2 !.tran 2000n
TEXT 624 96 Left 2 !V3 VDD 0 DC 1
TEXT -128 80 Left 2 !V4 CLR 0 PWL(0 0 250n 0 260n 1 350n 1 360n 0)

Wie sieht die Zustandstabelle aus?
Geben Sie Setup und Hold Zeiten an!

Linear Feedback Shift Register (LFSR)

Anwendung:

Pseudozufallszahlen
Test

LFSR.asc

Version 4
SHEET 1 888 680
WIRE 656 16 480 16
WIRE 64 32 -144 32
WIRE 400 32 64 32
WIRE 496 48 480 48
WIRE 496 96 496 48
WIRE 160 96 128 96
WIRE 320 96 288 96
WIRE 528 96 496 96
WIRE -144 128 -144 32
WIRE -112 128 -144 128
WIRE -48 144 -80 144
WIRE -16 144 -48 144
WIRE 128 144 128 96
WIRE 128 144 96 144
WIRE 160 144 128 144
WIRE 288 144 288 96
WIRE 288 144 272 144
WIRE 336 144 288 144
WIRE 496 144 496 96
WIRE 496 144 448 144
WIRE 528 144 496 144
WIRE 656 144 656 16
WIRE 656 144 640 144
WIRE 672 144 656 144
WIRE -112 160 -256 160
WIRE -16 176 -48 176
WIRE 160 176 128 176
WIRE 336 176 304 176
WIRE 528 176 496 176
WIRE -16 208 -32 208
WIRE 160 208 144 208
WIRE 336 208 320 208
WIRE 528 208 512 208
WIRE -48 256 -48 176
WIRE -48 256 -176 256
WIRE 128 256 128 176
WIRE 128 256 -48 256
WIRE 304 256 304 176
WIRE 304 256 128 256
WIRE 496 256 496 176
WIRE 496 256 304 256
WIRE -32 288 -32 208
WIRE -32 288 -256 288
WIRE 144 288 144 208
WIRE 144 288 -32 288
WIRE 320 288 320 208
WIRE 320 288 144 288
WIRE 512 288 512 208
WIRE 512 288 320 288
FLAG -176 256 CLK
IOPIN -176 256 In
FLAG -256 288 CLR
IOPIN -256 288 In
FLAG 160 96 D1
FLAG 320 96 D2
FLAG 528 96 D3
FLAG 672 144 D4
FLAG -48 144 D
FLAG -256 160 CLR1
IOPIN -256 160 In
FLAG 64 32 XD
SYMBOL DFF 32 176 R0
SYMATTR InstName X1
SYMBOL DFF 208 176 R0
SYMATTR InstName X2
SYMBOL DFF 384 176 R0
SYMATTR InstName X3
SYMBOL DFF 576 176 R0
SYMATTR InstName X4
SYMBOL XORA 432 -32 M0
SYMATTR InstName A1
SYMBOL OR2 -96 144 R0
SYMATTR InstName X5
TEXT -224 -80 Left 2 !V1 CLK 0 PULSE(0 1 0 1n 1n 99n 200n)\nV2 VDD 0 DC 1\nV3 CLR 0 PWL(0 0 250n 0 260n 1 350n 1 360n 0)\nV4 CLR1 0 PWL(0 0 500n 0 501n 1 750n 1 751n 0)
TEXT 512 -24 Left 2 !.global VDD
TEXT 16 328 Left 2 !.PARAM CDL=0.1f
TEXT 264 328 Left 2 !.include cmosedu_Models.txt
TEXT -152 328 Left 2 !.tran 4000n

https://de.wikipedia.org/wiki/Linear_r%C3%BCckgekoppeltes_Schieberegister

Sequenz (D4, D3, D2, D1): 1, 2, 4, 9, 3, 6, 13, 10, 5, 11, 7, 15, 14, 12, 8, 1 ..

Anzahl Register	Verknüpfung	Zahlenbereich
2	D2 xor D1	3
3	D3 xor D2	7
4	D4 xor D3	15
8	D8 xor D6 xor D5 xor D4	255
16	D16 xor D15 xor D10 xor D4	65535

Bus Definition

Ein Bus transportiert Leute
Ein elektronischer Bus transportiert Informationen:
Bits, Bytes, Daten, ein Datum
Ein oder mehrere Sender und Empfänger
Eine oder mehrere Leitungen

Wikipedia: Ein Bus ist ein System zur Datenübertragung zwischen mehreren Teilnehmern über einen gemeinsamen Übertragungsweg, bei dem die Teilnehmer nicht an der Datenübertragung zwischen anderen Teilnehmern beteiligt sind.

Serielle Übertragungsprotokolle

Der RS232C- bzw. COM-Standard des PCs dient der Kommunikation mit Peripheriegeräten.
I²C-Bus: Konfiguration von ICs
CAN-Bus, Flex-Ray-Bus: Kommunikation von ICs in Kraftfahrzeugen
SATA-Bus: schnelle Festplatten in PCs
SPI-Bus: Kommunikation zwischen verschiedenen ICs.
USB-Bus: Peripheriegeräte am PC
Ethernet-Bus: Netzwerkkommunikation
HDMI, DVI, Display Port Bus: Digitale serielle Grafikschnittstellen

Diskussion serielle Schnittstelle

Geschwindigkeit
10GBit Ethernet, 100GBit Ethernet
HDMI: 1920x1080x60x24/s =~ 3Gbit/s

Anzahl der Leitungen

Kanäle

Datenauge

Länge der Leitung

Protokoll

Topologie: Stern, Ring

OSI Schichtenmodell

Open Systems Interconnection Reference Model

OSI Schicht		Einordnung	Protokollbeispiel	Einheit	Kopplung
7	Anwendung (Application)	Anwendungsorientiert	HTTP FTP SMTP	Daten	Gateway, Content-switch
6	Darstellung (Präsentation)
5	Sitzung (Session)
4	Transport (Transport)	Transportorientiert	TCP, UDP		Router
3	Vermittlung (Network)		IP
2	Sicherung (Data Link)		Ethernet, Token Ring	Rahmen, Frames	Bridge, Switch
1	Bitübertragung (Physical)			Bits	Repeater, Hub

Quelle: Wikipedia?

Asynchrone serielle Übertragung

Punkt zu Punkt
Möglichst wenige Leitungen -> Hohe Datenrate, Taktfrequenz
Parallel Seriell Wandler
Seriell Parallel Wandler

Schicht 1: UART

Universal, asynchronous receiver and transmitter
Beispiel Übertragung des Zeichens "G"
Zustand, logische Information, Bit,Pegel

Baud Raten und Parity

Baud Raten

Symbolrate
Bitrate (bit/s); Bitdauer

Parity

Fehlererkennung
Anzahl der '1'er
Even Parity (XOR) and odd NOT(XOR) parity

Eigenschaften

Signal

Spannung oder Strom
Differentiell, absolut
Physical Layer

Synchronisation

CLK eigene Leitung
CLK in den Daten

Frequenz
Datenlänge
Start und Stop
Fehlerkorrektur
Status der Datenstationen

RS232: 9 Leitungen
TX, RX: transmit receive
RTS, CTS, DSR
DCD, DTR, DI
Masse, GND, 0V

Zusammenfassung und nächste Vorlesung

Nächstes Mal

18 Übung 2

2023 17 Serien-Parallel Wandler Elektronik 3 Prof. Dr. Joerg Vollrath