Hochschule Kempten      
Fakultät Elektrotechnik      
Elektronik       Fachgebiet Elektronik, Prof. Vollrath      

Elektronik

23 MOSFET

Prof. Dr. Jörg Vollrath


22 Diode




Video der 23. Vorlesung 11.1.2021


Länge: 00:00:00
0:0:0 Diode

0:5:0 Leuchtdioden, Gleichrichter,

0:6:15 MOSFET 4 Anschlüsse Gate, Drain, Source

0:7:40 Heute MOSFET

0:11:40 MOSFET Anschlüsse, NFET, PFET

0:15:45 CMOS Transistoren als Schalter

0:17:45 Gleichungen des NFET

0:22:45 Wichtige Kenngrößen

0:28:0 Kennlinien

0:33:21 Parameterextraktion MOSFET

0:36:12 Bestimmung der Transistorparameter

0:40:10 Wurzel IDS, Steigung Wurzel beta, Achsenabschnitt Uth

0:44:28 MOSFET Transistor als Diode

0:46:50 Beispiel NMOSFET Transistor

0:52:43 Kapazitäten elektronischer Bauelemente

0:55:9 LTSPICE MOSFET Modell

0:57:3 LTSPICE Modellkarte

0:58:30 Transistorentwicklung

1:3:10 MOSFET als Verstärker

1:11:8 Kleinere Änderungen, Linearisierung

1:12:12 Großsignalverhalten und Kleinsignalverhalten

1:16:45 Kleinsignalersatzschaltbild

1:19:50 Kleinsignalverhalten: Ausgangsleitwert

1:21:50 Warum habe ich einen Verstärker?

Heute

  • MOSFET Schaltsymbol
  • Kennlinie
  • MOSFET Parameter
  • Bestimmung der MOSFET Parameter
  • MOSFET als Schalter
  • MOSFET als Verstärker
  • LTSPICE Modell

2N7000, FDG6320C, 3N1637

CD4007, ALD110

MOSFET

  • MOSFET
    • Metall, Oxid, Semiconductor (Halbleiter) Feldeffekttransistor
  • Draufsicht
    • 4 Anschlüsse
    • G: Gate, S. Source
    • D: Drain, B: Bulk (Substrat)
  • Funktionsweise NFET PFET
    • Das Gate ist isoliert und steuert den Stromfluss zwischen Drain und Source
    • Source und Bulk sind normalerweise verbunden

CMOS Transistoren als Schalter

SymbolEingang: Gate
PFET Transistor:
  • Eingang 1: Schalter offen
  • Eingang 0: Schalter geschlossen
  • Logikschaltung: PFETs im Schaltplan oben, verbunden mit VDD
0
1
NFET Transistor:
  • Eingang 1: Schalter geschlossen
  • Eingang 0: Schalter offen
  • Logikschaltung: NFETs im Schaltplan unten, verbunden mit GND, VSS, 0V.
0
1
Zur Realisierung von booleschen Funktionen werden MOSFET (metal oxide semiconductor field effect transistor) Transistoren eingesetzt.
Dabei werden Halbleiter (semiconductor, Silizium) verwendet, bei denen man durch Einbringen von Femdatomen (Dotierung) die Leitfähigkeit (Elektronen, Löcher) verändern kann.
Der MOS Transistor hat drei Anschlüsse Gate, Drain und Source.
Das Gate ist der Eingang. An der Drain ist der Ausgang und an der Source ist VDD (Betriebsspannnung, PFET) oder GND (0 V, NFET).
FET Feldeffekttransistor ist der Überbegriff für Halbleiterbaulemente, bei denen das elektrische Feld zwischen Gate und Kanal den Kanalwiderstand steuert bzw die Verbindung zwischen Drain und Source trennt oder schliesst.
Es gibt PFETs (PMOSFETs, Löcherleitung, positive Ladungsträger, Löcher) und NFETs (NMOSFETs, negative Ladungsträger, Elektronen) deren Verhalten komplementär sind (complementary metal oxide semiconductors, CMOS).
Ist die Gatesourcespannung beim NFET positiv, größer als eine Schwellspannung (threshold voltage), wird die Verbindung zwischen Drain und Source leitend (Ein Schalter wird geschlossen).
Ist die Gatesourcespannung beim PFET negativ, kleiner als eine Schwellspannung, wird die Verbindung zwischen Drain und Source leitend (Ein Schalter wird geschlossen).
Durch geschicktes Kombinieren der Transistoren können Logikfunktionen technisch realisiert werden.
Fast alle modernen Mikroprozessoren und digitalen Schaltungen werden mit CMOS Transistoren realisiert.

Typen des Feldeffekttransistors

  • Isolation
    • Dielektrisch: MOSFET, MISFET, IGFET
    • Gesperrter pn-Übergang: Sperrschicht-FET, JFET, MESFET
  • Die Schwellspannung des Gate
    • Selbstleitender FET: Depletion FET
      • Bei der Gatespannung UGS=0V ist ein leitender Kanal vorhanden
    • Selbstsperrender FET: Enhancement FET
      • Bei der Gatespannung UGS=0V ist kein leitender Kanal vorhanden
    • Kanalart
      • p-leitender Kanal PFET
      • n-leitender Kanal: NFET

Die Gleichung des n-Kanal MOSFETs

\( I_{DS} = \cases{ 0 & \text{ Sperrbereich } \cr \text{ für } U_{GS} \leq U_{th} \cr \cr \beta \left( U_{GS}-U_{th} \right)^2 \left( 1+\lambda U_{DS} \right) & \text{ Sättigung} \cr \text{ für } 0 \leq U_{GS} - U_{th} \lt U_{DS} \cr \cr \beta \left( 2 \left( U_{GS}-U_{th} \right) U_{DS} - U_{DS}^2 \right) & \text{ Triodenbereich} \cr \text{ für } 0\leq U_{GS} - U_{th} \geq U_{DS} } \)

\( \beta = \frac{\mu_n \epsilon_{ox}}{2d_{ox}} \frac{W}{L} = \frac{1}{2} \mu_n C_{ox}^{'} \frac{W}{L} = \frac{1}{2} K_{n}^{'} \frac{W}{L} = \frac{1}{2} K_{n} = \frac{1}{2} KP \)
Übertragungs-
kennlinie
Quelle Vollrath
Ausgangs-
kennlinie
Quelle Vollrath

Wichtige Kenngrößen


SPICE:
M2 0 N001 N002 0 P_1u l=1u w=1u

SPICE:
Mxxx Nd Ng Ns Nb <model> [m=<value>] [L=<len>] [W=<width>]
Anschlüsse, Knoten, Geometrie
m: Anzahl Transistoren in Parallelschaltung

Kennlinien:

Übertragungskennlinie


Quelle Vollrath

Ausgangskennlinie


Quelle Vollrath

Beispiel: NMOSFET-Transistor

Berechnen Sie den Drain Source Strom für einen NMOS Transistor mit UGS=5V, UDS=10V, Uth=1V, Kn=1mA/V2 und \( \lambda =0.02V^{-1} \).
In welchem Arbeitsbereich befindet sich der Transistor?

Beispiel: MOSFET Bauteil und Kennlinie

An einem MOSFET messen Sie bei einer Gate-Sourcespannung von 2V bei UDS=3V IDS=4mA und bei UDS=5V IDS=4.4mA. Bei UGS=1.5V und UDS=3V messen Sie IDS=1mA.
Berechnen Sie \( \lambda \) , Vth und KN.

MOSFET Parameterextraktion

Extraktion aus Messpunkten im Sättigungsbereich:
\( U_{GS} = const \); \( U_{DS1}, U_{DS2} \rightarrow \frac{I_{DS1}}{I_{DS2}} \rightarrow \lambda \)
\( U_{DS} = const \); \( U_{GS1}, U_{GS2} \rightarrow \frac{I_{DS1}}{I_{DS2}} \rightarrow U_{th} \)
\( \beta \)

Auftragung der Messwerte als lineare Funktion:
\( y = \sqrt{I_{DS}} = \sqrt{\beta} \left( U_{GS} - U_{th} \right) \sqrt{\left( 1 + \lambda U_{DS} \right)} \)
\( y = \sqrt{\beta \left( 1 + \lambda U_{DS} \right)} U_{GS} - \sqrt{\beta \left( 1 + \lambda U_{DS} \right)} U_{th} \)
\( x = U_{GS} \), \( a = \sqrt{\beta \left( 1 + \lambda U_{DS} \right) } \) , \( b = - \sqrt{\beta \left( 1 + \lambda U_{DS} \right)} U_{th} = - a \cdot U_{th} \)
\( y = ax + b \)

1. Mathematische Methode:
Bei 2 Messungen bei gleicher Spannung UGS und unterschiedlicher Spannnung UDS im Sättigungsbereich erhält man aus dem Verhältnis der Ströme λ.
Bei 2 Messungen bei gleicher Spannung UDS und unterschiedlicher Spannnung UGS im Sättigungsbereich erhält man aus dem Verhältnis der Ströme Uth.
β kann man dann aus einer Messung durch einsetzen von IDS, Uth, λ und UGS berechnen.
2. Methode durch grafische Interpretation

Bei 2 Messungen bei gleicher Spannung UGS im Sättigungsbereich erhält man aus dem Verhältnis der Ströme λ. Trägt man die Wurzel des Stromes IDS über der Gate-Source-Spannung auf ergibt sich eine Geradengleichung.
Aus der Steigung dieser Geraden und dem y-Achsenabschnitt bei x = UGS0 ergeben sich Uth und bei kleinem λ und Vernachlässigung von λ UDS gegenüber 1 dann β.

NMOSFET SPICE Modell

Typische Werte
\( KP = 20..50 \mu A /V^2 \)
KP = KN = 2 · β
λ = 0
\( V_{th} = 1V \)
\( C_{GD0} = C_{GS0} = 0 F \)
\( C_{GB0} =C_{JSW} = 0 F \)
LEVEL = 1 einfache Gleichungen

CD4007

.model CD4007N NMOS(LEVEL=1 KP=500u VT0=1 LAMBDA=0.002
+ CGSO=45n CGBO=2n CGDO=45n)

SPICE MOS Modell

.model AO6407 VDMOS(pchan Rg=3 Rd=14m Rs=10m 
+ Vto=-.8 Kp=32 Cgdmax=.5n Cgdmin=.07n Cgs=.9n 
+ Cjo=.26n Is=26p Rb=17m mfg=Alpha_&_Omega 
+ Vds=-20 Ron=34m Qg=13n)


.MODEL N_1u NMOS LEVEL  = 3                  
+ TOX  = 200E-10 NSUB = 1E17    GAMMA = 0.5          
+ PHI  = 0.7     VTO  = 0.8     DELTA = 3.0         
+ UO   = 650     ETA  = 3.0E-6  THETA = 0.1          
+ KP   = 120E-6  VMAX = 1E5     KAPPA = 0.3                
+ RSH  = 0       NFS  = 1E12    TPG   = 1                  
+ XJ   = 500E-9  LD   = 100E-9                 
+ CGDO = 200E-12 CGSO = 200E-12 CGBO  = 1E-10              
+ CJ   = 400E-6  PB   = 1       MJ    = 0.5           
+ CJSW = 300E-12 MJSW = 0.5                                  
*
Weitere Modelle finden sich im Internet:
Baker: 1 µm MOSFET model, 50 nm MOSFET model, cmosedu_models.txt
Sedra Smith Level=1 5 µm, 0.5 µm: sedra_lib.lib
Allen, Holberg Level=3 0.8 µm: Holberg.txt
TSMC 0.25um CMOS MOSFETs (level 3) t14y_tsmc_025_level3.lib from MOSIS .
ALD1101, ALD1102, David A. Johns University of Toronto

CD4007

.model CD4007N NMOS(LEVEL=1 KP=500u VT0=1 LAMBDA=0.002 CGSO=45n CGBO=2n CGDO=45n)
.model CD4007P PMOS(LEVEL=1 KP=500u VT0=-1 LAMBDA=0.002 CGSO=45n CGBO=2n CGDO=45n)

ALD1106, ALD1107

.model ALD1106N NMOS(LEVEL=1 KP=0.48m VT0=0.7 LAMBDA=0.018 CGDO=100n CGSO=100n)
.model ALD1107P PMOS(LEVEL=1 KP=0.2m VT0=-0.7 LAMBDA=0.018 CGDO=100n CGSO=100n)

ALD1101, ALD1102

* ALD ALD1101 (NMOS) and ALD 1102 (NMOS) model
* This model was extracted from measurements.
* The model is correct only for W = 1738 um and L = 1 um.
* The device size above doesn't represent the actual device size.

* NMOS hand analysis values: Vtn = 0.71 V; UnCox(W/L) = 4.5 mA/V^2 ; VA = 80 V;
.MODEL ALD1101 NMOS LEVEL = 2 UO = 12.72 VTO = 0.6766 NFS = 1.154E12 TOX = 1E-08 NSUB = 3.892E17 UCRIT = 4.582E05 UEXP = 0.07025 VMAX = 6363 RS = 9.491 RD = 5.659 XJ = 4.787E-09 LD = 0 DELTA = 1E-12 NEFF = 0.8345 NSS = -3.801 CGSO = 1.15E-9 CGDO = 1.15E-9 CGBO = 0 CBD = 0 CBS = 0 CJ = 0 MJ = 0.5 CJSW = 0 MJSW = 0.6057 IS = 1.0E-14 PB = 0.8 FC = 0.5 NEFF=5

* PMOS hand analysis values: Vtn = -0.65 V; UpCox(W/L) = 2.10 mA/V^2 ; VA = -19 V;
.MODEL ALD1102 PMOS LEVEL = 2 UO = 5.536 VTO = -0.6093 NFS = 3.602E12 TOX = 1E-08 NSUB = 4.046E16 UCRIT = 8.118E04 UEXP = 0.1647 VMAX = 1399 RS = 9.249 RD = 38.77 XJ = 4.443E-09 LD = 0 DELTA = 8828 NEFF = 2.145 NSS = -8.793 CGSO = 1.15E-9 CGDO = 1.15E-9 CGBO = 0 CBD = 0 CBS = 0 CJ = 0 MJ = 0.5 CJSW = 0 MJSW = 0.33 IS = 1E-14 PB = 0.8 FC = 0.5

CMOS 1µm models (Holberg)

** Holberg, p 337 Table6.6-1
.model NMOS1 NMOS(LEVEL=1 VT0=0.70 KP = 110U GAMMA = 0.4 LAMBDA = 0.04 PHI = 0.7 MJ = 0.5
+ MJSW = 0.38 CGBO =700P CGSO=220P CGDO = 220P CJ = 770U CJSW = 380P LD = 0.016U TOX= 14N) 
.model PMOS1 PMOS (LEVEL=1 VT0 = -0.70 KP = 50U GAMMA = 0.57 LAMBDA = 0.05 PHI = 0.8 MJ = 0.5
+ MJSW = 0.35 CGBO =700P CGSO=220P CGDO = 220P CJ = 560U CJSW = 350P LD = 0.014U TOX= 14N)

Transistorentwicklung

  • Transistoren werden immer kleiner
  • Was bedeutet das für die elektrischen Eigenschaften.
    • Modelle werden komplizierter
    • Spannungen werden kleiner
    • Eingangskapazitäten werden kleiner
    • Leistungsverbrauch nimmt ab.
    • Höhere Frequenzen möglich
  • MOSFETs finden immer mehr Anwendungen

1970                       8 µm
  1980                   2 \( \mu m \)
    1990             0.5 \( \mu m \)
      2000         130 \( nm \)
      2010       40 \( nm \)
        2013     22 \( nm \)
          2015     14 \( nm \)
          2020     5 \( nm \)

Jahr und Strukturgröße
Wikipedia: 5 nm Process

MOSFET als Verstärker: Das Prinzip

  • RD: Bestimmt die Ausgangsspannung Ua
  • Ua(t)= UDD-IDS(t)·RD
    \( I_{DS}= \beta \left( U_{GS}-U_{th} \right)^2 \left( 1+\lambda U_{DS} \right) \)
  • Die Eingangsspannung erzeugt eine Stromänderung,
    die mit RD in eine Ausgangsspannung umgesetzt wird.

MOSFET als Verstärker: Die Kennlinie

\( U_{a}= U_{DD} - \beta \left( U_{GS}-U_{th} \right)^2 \left( 1+\lambda U_{DS} \right) \cdot R_{D} \)
  • RD: Bestimmt die Ausgangsspannung Ua
  • Die Ausgangsspannung Ua hängt nicht linear mit der Eingangsspannung UGS zusammen.
  • Die Eingangsspannung erzeugt eine Stromänderung,
    die mit RD in eine Ausgangsspannung umgesetzt wird.
  • \( U_{th} = 1 V \), \( V_{DD} = 9 V\), \( \beta = 0.12 mAV^{-2} \),
    \( \lambda = 0.01 V^{-1} \), \( R_{Load} = 10 k\Omega \)
    Arbeitspunkt: UGS=2.5V
    \( \Delta U_{GS} = 1V (+-0.5V) \)
    \( \Delta I_{DS} = 0.5 mA - 0.1 mA = - 0.4 mA \)
    \( \Delta U_{DS} = 4 V - 8 V = -4 V \)
    Spannngsverstärkung: VU = -4V/1V = -4
    Ausgangskennlinie

    Großsignalverhalten und Kleinsignalverhalten

    • Großsignalverhalten
    • \( I_{DS}= \beta \left( U_{GS}-U_{th} \right)^2 \left( 1+\lambda U_{DS} \right) \)
      \( \text{für} 0 \leq U_{GS} - U_{th} \lt U_{DS} \text{Sättigung} \)
    • Kleinsignalverhalten
      • Kleine Signale
      • Näherung durch Tangente (Ableitung)
      \( \Delta I_{DS}= \frac{dI_{DS}}{dU_{GS}}|_{U_{GS}} \cdot \Delta U_{GS} \)
      \( \frac{dI_{DS}}{dU_{GS}}= \frac{ d \beta \left( U_{GS}-U_{th} \right)^2 \left( 1+\lambda U_{DS} \right)} { dU_{GS}} \)
      \( \frac{dI_{DS}}{dU_{GS}} = 2 \beta \left( U_{GS}-U_{th} \right) \left( 1+\lambda U_{DS} \right) \)
      \( \frac{dI_{DS}}{dU_{GS}} = 2 \frac{I_{DS}}{U_{GS}-U_{th}} \)
    Kleinsignalersatzschaltbild
    AC Analysis

    Kleinsignalverhalten

    • Steilheit: gm
      • Sättigung
    \( g_m = \frac{dI_{DS}}{dU_{GS}}= \frac{ \beta \left( U_{GS}-U_{th} \right)^2 \left( 1+\lambda U_{DS} \right)} {dU_{GS}} \)
    \( g_m = 2 \beta \left( U_{GS}-U_{th} \right) \left( 1+\lambda U_{DS} \right) \)
    \( g_m = \frac{2 I_{DS}}{U_{GS}-U_{th}} \simeq 2 \sqrt{\beta \cdot IDS} \)
      • Große Steilheit für großen Strom
    • Ausgangsleitwert: gd
    \( g_d = \frac{dI_{DS}}{dU_{DS}}= \frac{ \beta \left( U_{GS}-U_{th} \right)^2 \left( 1+\lambda U_{DS} \right)} {dU_{DS}} \)
    \( g_d = \beta \left( U_{GS}-U_{th} \right)^2 \lambda = \frac{I_{DS}\lambda}{1+\lambda U_{DS}} \)
    \( g_d \simeq I_{DS} \lambda \)
    • Spannungsverstärkung: Vu
    \( v_u = \frac{u_{DS}}{u_{GS}} = \frac{- g_m \cdot u_{GS}}{g_d \cdot u_{GS}} = - \frac{g_m}{g_d} \)
    \( v_u = - \frac{2 I_{DS}}{(U_{GS}-U_{th}) I_{DS} \lambda} \)
    \( v_u = - \frac{2}{(U_{GS}-U_{th}) \lambda} \)

    Nächste Vorlesung:



    24 MOSFET      

    Kapazitäten elektronischer Bauelemente

    Limit high-frequency performance of the electronic device they are associated with.
    Limit switching speed of circuits in logic applications
    Limit frequency at which useful amplification can be obtained in amplifiers.
    MOSFET capacitances depend on region of operation and are non-linear functions of voltages at device terminals.
    \( C_{GS}= C_{GD} = 0.5 \cdot C_{ox} \)



    \( C_{ox}= \epsilon_{ox} \frac{WL}{d_{ox}} \)

    W: Kanalweite, L: Kanallänge, dox = tox: Oxiddicke

    MOSFET Frequenzverhalten

    Grundlage ist die einfache Verstärkerschaltung mit den Transistorkapazitäten ohne Lastkapazität.
    CGD = CGS = Cox/2
    Bei einer idealen Spannungsquelle am Eingang spielt CGS keine Rolle.
    Durch die Kapazitäten wird ein Tiefpass realisiert.

    Es kann das Kleinsignalersatzschaltbild aufgestellt werden und die komplexe Kleinsignalübertragungsfunktion erstellt werden.
    Durch die Kopplung von Eingang und Ausgang durch CGD wird die Rechnung etwas komplizierter.

    Ohne Kapazität ergebe sich eine Spannungsverstärkung:
    \( v_u = - g_m \cdot (R_L || r_d) \)
    \( r_D = \frac{1}{g_D} \) ist der Kleinsignalausgangswiderstand
    gm ist der Übertragungsleitwert
    RL der Lastwiderstand

    Ist die Eingangsspannungsänderung uGS sehr klein, so wirkt die gesamte Kapazität CGD, wie eine Last parallel zu RL und gD.
    \( v_u \approx - g_m \cdot (R_L || r_d || C_{GD} ) \)
    \( v_u \approx - \frac{g_m}{ \frac{1}{R_L} + g_d + j \omega C_{GD}} \)
    Dies ist eine Übertragungsfunktion mit einer Polstelle: eine Tiefpassfunktion.

    MOSFET Frequenzverhalten

    Genauere Rechnung:


    • Spannungsverstärkung
    • \( \underline{V}_u = \frac{\underline{U}_a}{\underline{U}_e} = \frac{\underline{U}_{DS}}{\underline{U}_{GS}} = \)


    MOSFET Frequenzverhalten

    \( \underline{V}_u = \frac{Rj\omega C_{GD}-Rg_m}{1+Rj\omega C_{GD}} = \frac{j\omega - \frac{g_m}{C_{GD}}}{j\omega + \frac{1}{RC_{GD}}} \)
    Grenzfrequenz für gm >> CGD
    \( \omega_g = \frac{1}{R C_{GD}} \)
    Je kleiner der Transistor, desto kleiner CGD

    Spannungsverstärkung:
    \( v_u(0) = -R \cdot g_m = - \frac{g_m}{g_D} \)
    Verstärkungsbandbreiteprodukt ( gain band width GBW)
    Transitfrequenz: vu=1
    \( \omega_T = \omega_g \cdot v_u(0) = \frac{g_m}{C_{GD}} \sim \frac{V_{GS}-V_{th}}{L^2} \)
    Eine Last CL am Ausgang würde parallel zu CGD liegen und die Kapazitäten würden addiert, so dass sich die Grenzfrequenz und Transitfrequenz verringert.
    Quelle Vollrath

    Nächste Vorlesung


    24 Anwendung MOSFET